對任何半導體產(chǎn)品來說，工藝永遠是繞不過去的檻。工藝基本上決定了處理器的性能檔次、性能功耗比水平——當然半導體架構(gòu)設計和優(yōu)化也會起到很大的作用，但是工藝帶來的改善是根本的、具有決定性意義的，是任何優(yōu)化都難以企及的。目前，業(yè)內(nèi)最重要的代工企業(yè)臺積電和三星在工藝的發(fā)展上越來越激進，10nm、7nm等新工藝層出不窮。那么，這些新工藝帶來了怎樣的優(yōu)勢？本文就帶你一探究竟。

說起工藝，人們往往會想到英特爾。的確，英特爾擁有著全球綜合性能最強悍的半導體制造能力，其工藝無論在頻率、功耗還是面積等重要指標上幾乎都是同代次中最先進的。不過英特爾的工藝再好，主要還是給自家產(chǎn)品使用，由于商業(yè)競爭等原因，在移動SoC這樣對工藝極端敏感的產(chǎn)品上基本看不到英特爾的身影。好在三星在代工行業(yè)日趨壯大，成為高通等芯片設計廠商的伙伴，同時也成為了第一大代工企業(yè)臺積電的最大競爭對手。在新一代SoC產(chǎn)品和其他重要產(chǎn)品上，三星和臺積電的步伐深刻影響了產(chǎn)業(yè)界的發(fā)展速度，而且還不止它倆！

即將到來的10nm時代

目前14nm工藝已經(jīng)使用了兩三年之久，下一個重要的產(chǎn)業(yè)節(jié)點將是10nm。在10nm時代，三星和臺積電將帶來大量先進技術(shù)供客戶選擇。

三星：多版本進入10nm

從2016年開始，三星就在10nm工藝上不斷取得進展。其10nm LPE工藝在2016年10月就已經(jīng)開始生產(chǎn)，并逐漸推出多代次、面向不同客戶的版本。從14nm產(chǎn)品來看，三星推出了LPE、LPP、LPC和LPU四個版本，其中LPE是指Low Power Early，也就是早期的低功耗版本，是三星專門為低功耗設備推出的新工藝；LPP是指Low Power Plus，這個工藝是為高性能處理器推出的；LPC是指Low Power Compact，專門為注重面積的客戶提供的成本優(yōu)化版本；至于LPU，則是功耗、性能方面表現(xiàn)最出色的版本。


在10nm上，三星將不推出LPC版本，只有LPE、LPP和LPU版本。根據(jù)三星的安排，LPE版本在2016年底已經(jīng)開始試產(chǎn)，具體產(chǎn)品也已經(jīng)上市，LPP版本則將在2017年底開始生產(chǎn)，LPU版本被安排到了2018年底，基本上是一年一代的節(jié)奏。有關(guān)LPE版本和LPP版本的信息，三星給出了很多內(nèi)容，不過LPU三星則沒有任何消息透露，因此目前尚不能確定LPU是從哪個方面（比如頻率、功耗或者面積）給予優(yōu)先優(yōu)化—這往往和重要客戶的訂單以及市場競爭有關(guān)，據(jù)猜測10nm LPU可能針對超小型、超低功耗的IC，但是三星對此閉口不言。


三星宣稱，目前所使用的14nm LPP版本工藝相比廣泛、成熟應用的28nm LPP，能夠最多降低60%的功耗（頻率相同且處理器復雜度相同）或者提升40%的性能（功耗相同且處理器復雜度相同），面積最多能夠縮小50%。10nm方面，10nm LPE相比14nm LPE，上述三個關(guān)鍵數(shù)據(jù)分別是40%、27%和30%，10nm LPE即使面對比較出色的14nm LPP，也有30%、大于10%和30%的優(yōu)勢。在10nm產(chǎn)品內(nèi)部相比的話，10nm LPP相比10nm LPE，又可以帶來約15%和約10%提升（面積方面沒有變化）。

臺積電：今年量產(chǎn)10nm

看完了三星，再來看臺積電。臺積電方面10nm進展沒有三星這么激進，臺積電目前主推的CNL10FF工藝已經(jīng)在公司的GigaFabs 12/15兩個晶圓廠內(nèi)獲得了生產(chǎn)許可，產(chǎn)能在2017年開始爬坡。臺積電計劃在2017年使用10nm工藝制造40萬片晶圓?？紤]到臺積電是蘋果、英偉達等無晶圓廠商的主要代工企業(yè)，因此蘋果新一代iPhone和英偉達的新產(chǎn)品將有可能是用10nm工藝。

臺積電在10nm工藝上的進展也很迅速。需要說明的是，由于臺積電在16nm工藝上比較謹慎，前面還有個半代的20nm工藝試水，因此16nm相比前代28nm（實際上臺積電的20nm工藝和16nm工藝所使用的掩模尺寸相同）實際面積縮減不到50%，而同期三星做到了50%縮減—請注意，這并不意味著臺積電16nm工藝制造的產(chǎn)品面積一定會比三星14nm工藝制造的產(chǎn)品面積大。雖然掩模尺寸一樣，但相比沒有啟用FinFET技術(shù)的20nm，16nm FinFET在功耗和性能上還是非常卓越的。臺積電的16nm推出了兩個版本，分別是16nm FF和16nm FF+，后者相比前者進一步優(yōu)化了FinFET，同時在功耗和漏電控制方面進行了優(yōu)化，整體性能得到了很大提升。

在10nm時代，由于整體換用了全新的工藝（再加上20nm到16nm轉(zhuǎn)換時臺積電步子邁得小了一點），因此最終臺積電的10nm FF相比目前廣泛使用的16nm FF除了在功耗上有40%的優(yōu)勢、性能上有20%的優(yōu)勢外，面積上則帶來了高達50%的面積縮減（相比之下三星的10nm對比14nm面積縮減只有大約30%）。芯片面積的縮減在注重成本的產(chǎn)品上非常重要，這意味著一張晶圓能夠切割出更多的芯片，實現(xiàn)更低的成本。不過，臺積電目前只規(guī)劃了一代10nm產(chǎn)品，并沒有像14nm那樣至少規(guī)劃2代產(chǎn)品出來。臺積電在10nm上進入得比三星稍晚了一點，但是即將在7nm上迎頭趕上—臺積電計劃在2018年就進入7nm時代，推出CLN7FF工藝。7nm工藝被認為是繼28nm、14nm后的又一個重要的工藝節(jié)點，因此頗受各大廠商的關(guān)注。

格羅方德：跳過10nm，直接進入7nm時代

格羅方德之前在14nm工藝上沒有作出重要的技術(shù)突破，在14nm之后，格羅方德深入研究10nm并最終決定跳過它。對于格羅方德的做法，業(yè)內(nèi)猜測可能有如下兩個原因：

一是格羅方德經(jīng)過衡量，認為10nm工藝的技術(shù)優(yōu)勢相比目前格羅方德推出的14nm LPP并不顯著，商業(yè)權(quán)衡并不劃算。目前，由于半導體工藝越來越復雜，不同代次之間如果能實現(xiàn)比較大的PPASC（電力、性能、面積、進度和成本）差距還好，否則不同代次之間差距不大導致客戶投片也不夠積極（新版本工藝往往貴很多）。從各家10nm工藝能帶來的PPASC來看，功耗方面的收益大約在30%，面積減少也大約在30%（臺積電除外），至關(guān)重要的性能提升大約只有10%~20%，尤其是三星系的工藝。

格羅方德從三星處獲得了14nm的工藝，如果大費周章再次升級到10nm后只能在性能方面提升大約10%的話，那么這個買賣無疑是不夠劃算的。再者從時間來看，10nm看起來更像是介于16/14nm工藝到7nm工藝之間的一個過渡版本，存在的時間不會太長，長則3年，短的話可能2年左右就會被7nm工藝所替代，7nm相比10nm的改進，跟后者針對14nm的改進更“翻天覆地”。因此，從10nm為廠商帶來的收益和投入的資源來看，對格羅方德來說吸引力不大。

另一個是較少的客戶、較慢的進度和成本投入導致格羅方德決定跳過10nm代次。格羅方德和三星、臺積電等廠商不同的是，客戶目標群體較小，高性能產(chǎn)品上的主要客戶就是AMD，因此，AMD在產(chǎn)品上的策略就直接左右了格羅方德在制程上的選擇。目前臺積電已經(jīng)宣布的10nm工藝已經(jīng)有諸如高通、蘋果、聯(lián)發(fā)科這樣的企業(yè)青睞，三星也是如此，即使三星沒有像臺積電那樣拿下如此多的廠商訂單，自家Exynos系列SoC也會占據(jù)大量10nm的產(chǎn)能，完全不愁沒人用。對格羅方德來說，如果AMD不青睞10nm，自己也沒有招攬到足夠多的客戶，10nm的意義就幾乎不存在了。既然格羅方德決心跳過10nm，那么必將把所有的籌碼都壓在7nm上。格羅方德的7nm產(chǎn)品，后文還會給出介紹。

10nm時代之后，極紫外光刻登場

介紹完10nm，下面就是重要的7nm時代了。在這個時代，傳統(tǒng)的深紫外光刻技術(shù)可能難以全程掌控，臺積電和三星已經(jīng)開始準備使用極紫外光刻，也就是業(yè)界傳說的EUV技術(shù)了。

所謂光刻，就是使用光通過掩模照射在能夠和光照發(fā)生反應的物質(zhì)上，發(fā)生反應的部分可以洗掉，沒有發(fā)生反應的部分就成為很好的遮擋物，在下一步的蝕刻部分起到保護晶圓的作用，這樣就可以把人們想要的電路構(gòu)造留在硅片上。簡單來說，光刻非常類似“投影描圖”，只是描圖的不再是人手，而是機器，照射圖樣的也不再是可見光，而是紫外線。

目前人們使用的光刻機采用的是深紫外光刻，光的波長是193nm。按理說193nm的深紫外光在遇到80nm工藝時，就已經(jīng)由于嚴重的衍射現(xiàn)象而無法使用了，但是人們通過沉浸式光刻、多重曝光等問題，將深紫外光刻技術(shù)一路推進到了10nm階段。而在7nm階段，深紫外光刻徹底走到了盡頭—即使用更多層光罩（甚至大于80層光罩）、多次曝光等手段能夠克服衍射效應，而生產(chǎn)出成品，但是由此產(chǎn)生的效率下降和成本上升是難以接受的。在這個重要的節(jié)點上，EUV，即采用更短波長紫外線的極紫外光刻技術(shù)由于可以更好地平衡投入和產(chǎn)出，終于要正式登場了。


相比深紫外光刻，極紫外光刻的波長更短，僅僅只有13.5nm，因此能夠在10nm以下呈現(xiàn)更精致的線路圖案，同時降低沉浸式、多層光罩或多重曝光等額外的附加成本。由于整個業(yè)界從深紫外光刻轉(zhuǎn)向極紫外光刻將在7nm節(jié)點上發(fā)生，因此這個節(jié)點的產(chǎn)品和布局上將顯得特別復雜。

三星：DUV和EUV齊上陣

首先來看三星。三星在7nm和相近代次的工藝上將推出使用極紫外和深紫外兩個不同光源的多種工藝。其中不但有7nm，還有8nm和6nm等不同的工藝—在這里就可以看出，廠商所謂的nm數(shù)，目前已經(jīng)完全成為商業(yè)名稱和對不同制程的區(qū)分了。

作為芯片代工行業(yè)的后來者，三星在工藝技術(shù)應用上一直比較激進，很早就宣布了7nm時代自己將采用極紫外光刻技術(shù)進行大批量制造，主推7nm LPP，大規(guī)模投產(chǎn)的技術(shù)時間節(jié)點大約在2019年或者稍晚。除了7nm的極紫外光刻技術(shù)外，三星還規(guī)劃了兩種之前完全沒有任何消息的全新工藝，那就是8nm LPP工藝和6nm工藝。從命名上來說，這兩個工藝的名稱顯然只是商業(yè)名。它的具體細節(jié)三星也給出了簡單說明。其中8nm LPP將繼續(xù)采用深紫外光刻、多重曝光等技術(shù)，繼承所有10nm工藝上的先進技術(shù)和特性。

從這一點來看，8nm技術(shù)相比10nm技術(shù)，很可能在晶體管密度上做出了進一步的提升，同時在性能、功耗等方面做出終極的優(yōu)化，基本上可看做深紫外光刻下的技術(shù)極限了。根據(jù)三星的描述，8nm LPP將被用在高性能SoC等產(chǎn)品上，有可能用于和臺積電爭奪諸如高通、蘋果等廠商的訂單。另一個6nm工藝就更好理解了，它是7nm LPP EUVL技術(shù)的加強版，屬于第二代極紫外光刻技術(shù)的產(chǎn)物。

根據(jù)三星的路線，三星在2018年下半年開始試產(chǎn)極紫外光刻的7nm LPP，大規(guī)模投產(chǎn)時間大約是2019年秋季。8nm LPP應該會和10nm LPU一起登場，時間大約在2019年第一季度。至于6nm工藝，應該不會在2020年前出現(xiàn)。從這一點可以看出，目前雖然英特爾、三星、臺積電以及上游的AMSL都在宣稱極紫外時代即將到來，但就具體的技術(shù)實現(xiàn)和商業(yè)平衡上來看，極紫外的高制程產(chǎn)品應該不會早于2020年前大規(guī)模上市。

臺積電：兩代7nm展身手

相比三星在7nm上直接引入極紫外光刻的激進路線而言，臺積電在7nm時代的布局是穩(wěn)扎穩(wěn)打的。臺積電將先推出一代深紫外光刻的7nm技術(shù)，然后才再次推出極紫外光刻的7nm技術(shù)。

首先來看深紫外光刻。目前臺積電的7nm工藝被業(yè)內(nèi)很多廠商作為下一代產(chǎn)品研發(fā)基礎，據(jù)稱已有數(shù)十家公司的數(shù)百種芯片即將采用臺積電的第一代7nm工藝。第一代7nm工藝將分為2個版本，其中一個版本用于高性能產(chǎn)品，諸如對性能、頻率有要求的GPU、APU、高性能SoC等產(chǎn)品；另一個版本則針對移動設備，對性能功耗比、功耗等指標做出了優(yōu)化。臺積電宣稱，7nm時代將繼續(xù)采用沉浸式光刻和多重曝光等技術(shù)實現(xiàn)，并沒有急于進入極紫外光刻時代。


由于臺積電沒有考慮極紫外光刻，因此其7nm技術(shù)進入速度就比較快。相比三星在2018年才能試產(chǎn)極紫外光刻的7nm LPP，臺積電深紫外光刻CLN7FF將在2017年第二季度就開始試產(chǎn)，大批量制造開啟時間為2018年第二季度。根據(jù)臺積電說明，相比自家主流的16nm FinFET技術(shù)，7nm FinFET技術(shù)能夠在芯片復雜度和頻率一樣的情況下將芯片功耗降低60%，或同比條件下頻率提升30%，或晶體管數(shù)量相同的情況下將芯片尺寸縮小70%。即使是相比10nm FinFET，臺積電的7nm技術(shù)在這三個數(shù)據(jù)上也有低于40%（性能暫時未知）、大于37%的優(yōu)勢。

在接下來的極紫外光刻7nm時代，臺積電會推出CLN7FF+技術(shù)，使用EUV作為選擇層，并要求開發(fā)人員使用新的規(guī)則重新設計芯片使用EUV的光罩層。預計EUV的使用將帶來更少層數(shù)的光罩和更少次數(shù)的曝光，并將芯片的生產(chǎn)周期顯著縮短。在功耗、頻率和密度上，極紫外光刻的CLN7FF+比第一代深紫外光刻的CLN7FF的三個數(shù)據(jù)分別是10%、降低、10%~15%~20%。其中CLN7FF+的頻率可能會比CLN7FF稍低一些，不過可以帶來最高20%的面積縮減。

在CLN7FF+之后，臺積電還規(guī)劃了第二代極紫外光刻技術(shù)，使用5nm FinFET，不出意外的話會被命名為CLN5FF。有關(guān)CLN5FF資料目前還很稀少，臺積電只是模糊地說相比CLN7FF+，5nm工藝的功率降低、性能更好、面積更小。

時間節(jié)點方面，除了第一代深紫外光刻的7nm在2018年第二季度就可以大規(guī)模投產(chǎn)外，第一代極紫外光刻的7nm將在2019年第二季度生產(chǎn)，5nm則更晚，2020年以后才能看到它的身影了。

格羅方德：7nm橫跨DUV和EUV

格羅方德放棄了10nm后全力推進7nm技術(shù)的研發(fā)，希望在產(chǎn)品周期上不再落后業(yè)界太多。之前格羅方德在28nm、14nm時代都遇到了重大技術(shù)難題，導致本來可以趕上英特爾進度的格羅方德成為需要向“后來者”三星購買技術(shù)的廠商。這樣的問題，格羅方德不希望再次上演。

鑒于此，格羅方德在7nm進度上顯得非常激進，考慮到極紫外光刻技術(shù)尚不成熟，格羅方德決定使用現(xiàn)有的深紫外光科技術(shù)實現(xiàn)7nm工藝的制造。在這一點上，格羅方德和AMD已經(jīng)簽署了一些晶圓供應協(xié)議，為后者生產(chǎn)高性能產(chǎn)品。根據(jù)格羅方德的描述，格羅方德的7nm技術(shù)相比目前使用的14nm LPP，有望帶來功耗上最多60%的降低、頻率30%的提升和50%的芯片面積減少。

這意味著格羅方德的7nm技術(shù)能夠在不增加芯片尺寸的情況下，提高芯片的每瓦特效能，并將晶體管密度翻倍。另外，考慮到格羅方德目前嚴苛的財政狀況，在其計劃中特別強調(diào)了新的工藝可以和現(xiàn)有的設備、工藝兼容，這能夠在一定程度上降低成本。但即使如此，新工藝還是帶來了超過十億美元的額外投資。

格羅方德已經(jīng)在紐約馬耳他的Fab 8試產(chǎn)7nm工藝的測試芯片了。雖然從技術(shù)角度來看，跳過10nm的決定使得格羅方德無法擁有一個緩沖期，在更微小的7nm工藝之前先用10nm工藝“預熱”各種麻煩，不過格羅方德表示自己在吸收14nm LPE和14nm LPP技術(shù)的時候已經(jīng)對FinFET這項核心技術(shù)有了相當深入的了解。據(jù)業(yè)內(nèi)估計，格羅方德將在2017年下半年完成首批7nm技術(shù)規(guī)格，然后在2018年下半年啟動大規(guī)模量產(chǎn)。

和三星等廠商不同的是，格羅方德目前的7nm技術(shù)是完全基于深紫外光刻的。由于深紫外光刻在小尺寸產(chǎn)品上越來越顯著的衍射效應，格羅方德不得不將付出更多的成本和步驟用于完善電路本身的可靠性和完整性，比如采用三重或者四重圖案等，這將帶來更長的生產(chǎn)周期和更昂貴的成本。唯一的解決方法只有換用極紫外光刻。不過目前格羅方德尚未公布在極紫外光刻上的產(chǎn)品路線圖。

唯一的消息是，格羅方德可能采用和三星類似的在7nm以及未來更先進的工藝中在關(guān)鍵層使用極紫外光刻以避免發(fā)生三重或四重圖案的想法。從市場發(fā)展和競爭角度來看，格羅方德如果要搭上EUV這輛大車，最遲也要在2019年底之前推出基于極紫外光刻技術(shù)的工藝。一旦這樣做的話，由于極紫外光刻和深紫外光刻是完全不同的兩種技術(shù)路線，這也意味著要么格羅方德將維持深紫外光刻7nm產(chǎn)線一段時間，要么就全面切換至極紫外光刻—7nm的深紫外光刻有可能持續(xù)時間并不長久。

工藝數(shù)字飆升的背后

從目前的發(fā)展來看，三星、臺積電和格羅方德甚至已經(jīng)拿出了10nm、7nm甚至5nm的工藝路線圖，作為一般的吃瓜群眾，自然覺得工藝數(shù)字越小越好。但實際上，由于激烈的競爭和市場宣傳需要，目前臺積電、三星對工藝的宣傳，已經(jīng)讓10nm、7nm等數(shù)字變成了廣告語或者代次的代號，用它來衡量工藝先進性已經(jīng)不可靠了，尤其是不同廠商間橫向比較的時候更是如此。

對這種情況，英特爾有自己的看法。傳統(tǒng)人們印象中英特爾在工藝上是最強的，不過目前在“數(shù)字大戰(zhàn)”中，英特爾反而落在后面。在14nm處理器依舊“戰(zhàn)三代”時，三星和臺積電的10nm已經(jīng)宣布量產(chǎn)，7nm都箭在弦上。對此，英特爾的高級院士發(fā)表了一篇文章，稱對有關(guān)工藝的發(fā)展和進步，不能僅僅依靠最小線寬一個參數(shù)來確定，而應該綜合晶體管密度才更有意義，衡量單位自然是每平方毫米晶體管數(shù)量。


英特爾在密度計算上也給出了方案，一方面是計算4個晶體管也就是2bit NAND的密度，另一方面是計算Scan Flip Flop的密度，然后在給兩個密度數(shù)值一個加權(quán)系數(shù)。除此之外，英特爾還要求給出特定工藝下SR AM的面積。為此，英特爾還公布了一批數(shù)據(jù)，比如比較柵極距、鰭片間距、SRAM的面積等參數(shù)，在同代工藝上，英特爾依舊領(lǐng)先臺積電和三星大約半代。


如果使用算法，那么毫無疑問英特爾是擁有較大優(yōu)勢的。此外，英特爾近期也公布了一些資料，宣稱其10nm制程依舊是業(yè)內(nèi)最佳。在這場宣傳口水戰(zhàn)上，各大廠商都有自己的招數(shù)，實際產(chǎn)品如何，還得看最終的市場表現(xiàn)。

摩爾定律的后半場

三星、臺積電和格羅方德的技術(shù)進步讓我們看到了10nm時代以及今后技術(shù)的發(fā)展路線。即使存在大量的物理與工程難題， 集成電路產(chǎn)業(yè) 也在一步一步向前走—摩爾定律尚未完全失效。不過在技術(shù)進展到5nm甚至3nm以后， 集成電路 中最薄的地方甚至只有一個或數(shù)個原子層的厚度，那個時候硅柵極的工藝極限可能真要到來。

如果2020年7nm EUV技術(shù)投產(chǎn)，接下來的5nm在2023年大規(guī)模上市，3nm甚至2nm工藝將在2025年左右發(fā)生—也就是說，摩爾定律在硅柵極上大概只剩下8年左右的時間，堪稱摩爾定律的后半場。而我們現(xiàn)在就剛好處在這后半場剛開場的時間，還可以繼續(xù)等待技術(shù)的一步一步前行。

2017-07-18  來源：太平洋網(wǎng)業(yè)界資訊