在半導(dǎo)體產(chǎn)業(yè)里，每數(shù)年就會出現(xiàn)一次小型技術(shù)革命，每10~20年就會出現(xiàn)大結(jié)構(gòu)轉(zhuǎn)變的技術(shù)革命。而今天，為半導(dǎo)體產(chǎn)業(yè)所帶來的革命，并非是將工藝技術(shù)推向更細(xì)微化與再縮小裸晶尺寸的技術(shù)，而是在封裝技術(shù)的變革。

從2016年開始，全球的半導(dǎo)體技術(shù)論壇、各研討會幾乎都脫離不了討論FOWLP (Fan Out Wafer Level Package)這項議題。FOWLP會為整個半導(dǎo)體產(chǎn)業(yè)帶來如此大的沖擊性，莫過于一次就扭轉(zhuǎn)了未來在封裝產(chǎn)業(yè)上的結(jié)構(gòu)，在在影響了整個封裝產(chǎn)業(yè)的工藝、設(shè)備與相關(guān)的材料，也將過去前后段鮮明區(qū)別的工藝，將會融合再一起，極有可能如同過去的液晶面板廠與彩色濾光片廠的歷史變化，再一次出現(xiàn)重演。

FOWLP (Fan Out Wafer Level Package)顧名思義就是和現(xiàn)有WLP的Fan In有著差異性，最大的特點是在相同的芯片尺寸下，可以做到范圍更廣的重分布層(Redistribution Layer)，基于這樣的變化，芯片的腳數(shù)也就將會變得更多，使得未來在采用這樣技術(shù)下所生產(chǎn)的芯片，其功能性將會更加強(qiáng)大，并且將更多的功能整合到單芯片之中，同時也達(dá)到了無載板封裝、薄型化以及低成本化等等的優(yōu)點。

使得三星電子敗退于A10處理器的FOWLP封裝技術(shù)

在討論FOWLP(Fan-Out Wafer Level Packaging)封裝技術(shù)之前，先簡單的說明FOWLP封裝技術(shù)，若對這些先進(jìn)技術(shù)尚不熟悉的話，也可藉此了解一些關(guān)于FOWLP的概廓。

基本上，F(xiàn)OWLP封裝技術(shù)原本是由德國Infineon Technologies所自行開發(fā)出來的封裝技術(shù)，當(dāng)初寄望成為新世代封裝技術(shù)之一而受注目，但是由于種種的關(guān)系，使得整體良率過低，因此無法達(dá)到普及的程度，但FOWLP并非就此消失，而是深刻的留在各大半導(dǎo)體企業(yè)的心中，同時也默默地進(jìn)行各項改進(jìn)以及調(diào)整。

例如，臺積電采用此一技術(shù)做為基礎(chǔ)，并且加以改進(jìn)。使得臺積電在2016年，全面利用自行所開發(fā)的扇出型晶圓級封裝(InFO FOWLP ; Integrated Fan Out FOWLP）為APPLE生產(chǎn)封裝新一代iPhone 7/7Plus所需的A10處理器。此舉備受全球業(yè)界的注目，同時刺激了全球各大半導(dǎo)體企業(yè)加速了FOWLP封裝技術(shù)的開發(fā)。


在此之前，Apple針對iPhone所需的處理器是分別透過臺積電和三星電子代工生產(chǎn)，然而由于三星電子在FOWLP技術(shù)上的開發(fā)進(jìn)度遲緩，并且落后于臺積電，因而臺積電拿下了Apple在iPhone 7/7Plus所需A10處理器的所有訂單。

而三星電子方面，原本對于FOWLP封裝技術(shù)的態(tài)度是相當(dāng)?shù)南麡O，這是因為對于目前本身所擁有的層迭封裝技術(shù)(PoP ; Package on Package)是相當(dāng)有自信心，自信有能力持續(xù)站在領(lǐng)先的地位。但是當(dāng)因為臺積電出現(xiàn)扇出型晶圓級封裝技術(shù)，而導(dǎo)致痛失APPLE的A10處理器之后，三星電子對于封裝技術(shù)方面，也出現(xiàn)了研發(fā)態(tài)度的轉(zhuǎn)變。

首先，三星電子攜手其集團(tuán)旗下的三星電機(jī)(SEMCO)，以成功開發(fā)出面板等級(Panel Level)的FO封裝技術(shù)-FOPLP(Fan-Out Panel Level Packaging)為首要目標(biāo)，三星電機(jī)(SEMCO)是三星集團(tuán)下以研發(fā)生產(chǎn)機(jī)板為主的企業(yè)，集團(tuán)內(nèi)所有對于載板在技術(shù)或材料上的需求，均由三星電機(jī)主導(dǎo)開發(fā)。雖說如此，盡管三星電子全力研發(fā)比FOWLP更進(jìn)步的“扇出型面板級封裝”(Fan-out Panel Level Package、FoPLP)，但估計仍需一兩年時間才能采用。


半導(dǎo)體業(yè)界關(guān)注的FOWLP封裝技術(shù)究竟為何

基本上，參考FOWLP封裝技術(shù)的簡略示意圖。在晶圓的工藝中，從半導(dǎo)體裸晶的端點上，拉出所需的電路到重分布層(Redistribution Layer)，進(jìn)而形成封裝。在這樣的基礎(chǔ)上就不需要封裝載板，更不用打線(Wire)以及凸塊（Bump），進(jìn)而得以降低30%的生產(chǎn)成本，以及減少芯片的厚度。 


在芯片中的重分布層會因為縮短電路的長度，使得電氣訊號大幅度的提高。在過去，對于WLCSP的半導(dǎo)體芯片面積和封裝面積是相同的來比較，F(xiàn)OWLP技術(shù)下的芯片的面積比原本封裝后面積小很多，因此，可以完成更多腳位設(shè)計，或是大大減少封裝后半導(dǎo)體芯片的面積，達(dá)到小型化芯片的需求。使得原本需要數(shù)顆生產(chǎn)成本較高的直通硅晶穿孔(TSV ; Through-Silicon Via)，進(jìn)化到能將不同的組件透過封裝技術(shù)整合在一起，并且小型化的SiP(System in Package)封裝技術(shù)。

為了形成重分布層，必須將封裝工藝導(dǎo)入晶圓的前段工藝，因此也打破了固有前段工藝與后段工藝藩籬，這對于芯片生產(chǎn)者來說如何完成到一貫性的工藝技術(shù)(Full Turnkey)就顯得相當(dāng)重要。在此之下，封裝代工業(yè)者以及封裝載板材料業(yè)者或許就會出現(xiàn)是否能繼續(xù)存活下去的關(guān)鍵問題。因此，對于未來的半導(dǎo)體世界來說，決勝手段已不是僅僅只是在5納米、3納米工藝細(xì)微化的能力，而是已經(jīng)延伸到前后段工藝的一貫性的工藝技術(shù)。

而在半導(dǎo)體先進(jìn)工藝技術(shù)上落后臺積電的三星電子，如果無法追上臺積電的話，那么在iPhone的這個訂單競賽中將不會存在任何的機(jī)會性。同時在這個商業(yè)競賽中，不僅僅只有芯片代工廠的競爭，同時也是半導(dǎo)體工藝設(shè)備以及材料業(yè)者間的競爭。

FOWLP到底有多大的市場規(guī)模

飽受眾人所注目的FOWLP封裝技術(shù)，雖然得以大幅度簡化過去需要復(fù)雜工藝的封裝工程，但是，在硅晶圓部分(前段工藝)，還是必須利用濺鍍以及曝光來完成重分布層。到今天為止，在先進(jìn)的封裝工藝技術(shù)上無論是從覆晶封裝(Flip Chip)，還是2.5D/3D領(lǐng)域的直通硅晶穿孔技術(shù)，制作困難度都不斷的增加，投入成本也一直在增加，因此如果想直接跨入FOWLP封裝技術(shù)領(lǐng)域，實在很難期望一步就能夠達(dá)成。

不過雖然如此困難，但各大半導(dǎo)體業(yè)者仍舊持續(xù)投入大量的研發(fā)成本，為的就是期望能早一日進(jìn)入這一個先進(jìn)的封裝世界。尤其在臺積電在利用FOWLP這個封裝技術(shù)拿下了APPLE所有iPhone 7的A10處理器而受到注目之后，相信未來并不是只有APPLE，而是所有新一代的處理器都將會導(dǎo)入FOWLP這一個封裝工藝。

根據(jù)市場調(diào)查公司的研究，到了2020年將會有超過5億顆的新一代處理器采用FOWLP封裝工藝技術(shù)，并且在未來，每一部智能手機(jī)內(nèi)將會使用超過10顆以上采用FOWLP封裝工藝技術(shù)生產(chǎn)的芯片。市場調(diào)查公司相信，在未來數(shù)年之內(nèi)，利用FOWLP封裝工藝技術(shù)生產(chǎn)的芯片，每年將會以32%的年成長率持續(xù)擴(kuò)大其市場占有，到達(dá)2023年時，F(xiàn)OWLP封裝工藝技術(shù)市場規(guī)模相信會超過55億美元的市場規(guī)模，并且將會為相關(guān)的半導(dǎo)體設(shè)備以及材料領(lǐng)域帶來22億美元以上的市場潛力(圖四)。 


FOPLP可以量產(chǎn)出數(shù)倍于300毫米硅晶圓芯片產(chǎn)品

FOPLP封裝技術(shù)是基于具有整合前后段半導(dǎo)體工藝，F(xiàn)OWLP技術(shù)的延伸突破性技術(shù)，晶圓工藝上采用FOWLP技術(shù)的話，在直徑為300毫米(mm)晶圓上的硅裸晶(Silicone Die)，可以將前后段工藝整合進(jìn)行，并且可以將其視為一次的封裝工藝，大幅度的降低工藝生產(chǎn)與材料等等的各項成本。

但是如果能夠在比300毫米晶圓更大面積的面板(方形面積的載板)上進(jìn)行FO工藝的話，那么就被稱為FOPLP封裝技術(shù)，這樣的技術(shù)無論是印刷載板，或者例如是液晶面板用的玻璃載板上，都可以適用。

以目前而言，比300毫米(mm)硅晶圓更大的載板，包括了例如像610mm×457mm印刷載板，和這樣的面積相比較，300毫米(mm)硅晶圓的面積約為707mm2，而610mm×457mm卻可以達(dá)到約2788mm2，這大約是300毫米(mm)硅晶圓的4倍面積，而可以簡單的視為在一次的工藝下，就可以量產(chǎn)出4倍于300毫米(mm)硅晶圓的芯片產(chǎn)品(圖五)。 


當(dāng)然如果期望達(dá)到在如此高密度下量產(chǎn)時，并且將后段封裝工藝整合進(jìn)去時，那么重分布層(Redistribution Layer)的工藝技術(shù)就變得不可或缺。例如，在印刷載板上使用FOPLP技術(shù)，不僅僅考驗著印刷載板的工藝能力，特別在高密度的布線結(jié)構(gòu)時，所需要的增層(Buildup)布線工程，就必須仰賴重分布層(Redistribution Layer)的完成。以目前來說，線距大多是在10微米(μm)以上，但是一但進(jìn)入到了晶圓等級FOWLP技術(shù)的工藝時，重分布層的密度就會比一般更高，這時線距大多便成了是5微米(μm)以下。

材料供應(yīng)商需調(diào)整其研發(fā)方向，才可持續(xù)地扮演關(guān)鍵性的地位

目前積極投入FOPLP工藝技術(shù)的半導(dǎo)體企業(yè)包括了，三星電子、J-DEVICES、FUJIKURA、日月光(ASE ;Advanced Semiconductor Engineering)、DECA TECHNOLOGIES、 SPIL(Siliconware Precision Industries)..等等(圖六)。


業(yè)界也有人猜想，三星電子相當(dāng)有可能重新修改較舊的LCD濺鍍、曝光等等的設(shè)備，來進(jìn)行FOLPL的封裝工藝，由于能夠達(dá)到更大面積的生產(chǎn)，一般認(rèn)為這樣的面積下量產(chǎn)出來的芯片成本，或許將會比臺積電更低更具競爭力。藉由和集團(tuán)的三星電機(jī)合作，共同面對臺積電的競爭，來爭奪APPLE的下一代處理器機(jī)會。

面對半導(dǎo)體工藝技術(shù)不斷的革新與整合，使得使用載板的封裝比例逐漸呈現(xiàn)減少的趨勢，根據(jù)市場研究機(jī)構(gòu)的統(tǒng)計，載板的封裝比例已經(jīng)由2010年的51%降低到2015年的39%。而不需使用載板的晶圓級的封裝比例，則是由2010年的2%大幅度的攀升至2015年的26.7%。

因此，伴隨著半導(dǎo)體量產(chǎn)與封裝技術(shù)的演進(jìn)，原本是扮演著不可或缺角色的封裝材料供應(yīng)商(包括載板)，也逐漸在技術(shù)演進(jìn)的下，市場將急速的萎縮。此時，封裝材料供應(yīng)商需調(diào)整其研發(fā)方向，并逐漸向前段工藝跨進(jìn)以及布局，才可在技術(shù)急遽演進(jìn)的潮流中，持續(xù)地扮演關(guān)鍵性的地位。

2017-08-12  來源：EET電子工程專輯