英特爾聯(lián)合創(chuàng)始人戈登·摩爾在半世紀(jì)前提出的摩爾定律，是指每代制程工藝都要讓芯片上的晶體管數(shù)量翻一番?？v觀芯片每代創(chuàng)新歷史，業(yè)界一直遵循這一定律，并按前一代制程工藝縮小約0.7倍來對新制程節(jié)點(diǎn)命名，這種線性微縮意味著晶體管密度翻番。因此，出現(xiàn)了90納米、65納米、45納米、32納米——每一代制程節(jié)點(diǎn)都能在給定面積上，容納比前一代多一倍的晶體管。

 
但是最近，也許是因?yàn)橹瞥踢M(jìn)一步的微縮越來越難，一些公司背離了摩爾定律的法則。即使晶體管密度增加很少，或者根本沒有增加，但他們?nèi)岳^續(xù)為制程工藝節(jié)點(diǎn)命新名。結(jié)果導(dǎo)致這些新的制節(jié)點(diǎn)名稱根本無法體現(xiàn)位于摩爾定律曲線的正確位置。

行業(yè)亟需一種標(biāo)準(zhǔn)化的晶體管密度指標(biāo)，以便給客戶一個(gè)正確的選擇?？蛻魬?yīng)能夠隨時(shí)比較芯片制造商不同的制程，以及各個(gè)芯片制造商的“同代”產(chǎn)品。但半導(dǎo)體制程以及各種設(shè)計(jì)日益復(fù)雜使標(biāo)準(zhǔn)化更具挑戰(zhàn)性。

如果要標(biāo)準(zhǔn)化，有一種簡單的計(jì)算公式就是用柵極距（柵極寬度再加上晶體管柵極之間的間距）乘以最小金屬距（互連線寬度加上線間距），但是這并不包含邏輯單元設(shè)計(jì)，而邏輯單元設(shè)計(jì)才會(huì)影響真正的晶體管密度。另一種計(jì)算公式——柵極距乘以邏輯單元高度——是糾正上述缺失朝著正確方向的一步。但是這兩種計(jì)算公式，都沒有充分考慮到一些二階設(shè)計(jì)規(guī)則。它們都不能真正衡量實(shí)際實(shí)現(xiàn)的晶體管密度，因?yàn)樗鼈兌紱]有試圖說明設(shè)計(jì)庫中不同類型的邏輯單元及這些指標(biāo)量化相對于上一代的相對密度。行業(yè)真正需要的是給定面積（每平方毫米）內(nèi)的晶體管絕對數(shù)量。另一種極端的公式，簡單地用一個(gè)芯片的總晶體管數(shù)除以面積是毫無意義的，因?yàn)榇罅吭O(shè)計(jì)決策都會(huì)對它產(chǎn)生影響——例如緩存大小和性能目標(biāo)等因素，都會(huì)導(dǎo)致這個(gè)值發(fā)生巨大變化。

此時(shí)是讓我們重新啟用曾經(jīng)流行但一度“失寵”的一個(gè)計(jì)算公式了，它基于標(biāo)準(zhǔn)邏輯單元的晶體管密度，并包含決定典型設(shè)計(jì)的多個(gè)權(quán)重因素。盡管任何設(shè)計(jì)庫中都有很多標(biāo)準(zhǔn)單元的選擇，但是我們可以拿出一個(gè)普及的、非常簡單的單元——2輸入 NAND單元（4個(gè)晶體管），以及一個(gè)比較復(fù)雜、但也非常常見的單元：掃描觸發(fā)器（SFF）。這能夠推導(dǎo)出之前被接受的晶體管密度測量公式。


每個(gè)芯片制造商在提到制程節(jié)點(diǎn)時(shí)，都應(yīng)披露用這個(gè)簡單公式所測算出的MTr/mm2 （每平方毫米晶體管數(shù)量（單位：百萬））單位中邏輯晶體管密度。逆向工程公司可隨時(shí)驗(yàn)證這個(gè)數(shù)據(jù)。

但還有一個(gè)重要的指標(biāo)也不能忽略：SRAM單元尺寸。由于不同的芯片中有各種SRAM到邏輯的比率，最好在NAND+SFF密度指標(biāo)旁邊，分別標(biāo)注SRAM單元尺寸。

通過采用這個(gè)計(jì)算公式，行業(yè)可以厘清制程節(jié)點(diǎn)命名的混亂狀況，從而專心致志推動(dòng)摩爾定律向前發(fā)展。

2017-09-22  來源：中關(guān)村在線

文章關(guān)鍵詞： 韋爾半導(dǎo)體 香港華清電子(集團(tuán))有限公司  半導(dǎo)體制程節(jié)點(diǎn)命名