9月26日，第五屆上海FD-SOI論壇在上海浦東嘉里大酒店召開。在本次大會上，中國科學院院士，中國科學院上海微系統(tǒng)與信息技術(shù)研究所所長王曦、SOI產(chǎn)業(yè)聯(lián)盟董事長，創(chuàng)始人、董事長兼總裁 Carlos Mazure、格芯首席執(zhí)行官Sanjay Jha等專家和企業(yè)家共聚一堂暢談FD-SOI目前的發(fā)展情況、技術(shù)優(yōu)勢，以及未來的發(fā)展前景。

由于在Intel和臺積電的主導下，F(xiàn)inFET技術(shù)已經(jīng)成為主流，F(xiàn)D-SOI工藝的市場接受度并不高，連帶著使格羅方德、Soitec等一批在SOI工藝上有較深厚技術(shù)積累的公司受到拖累。格羅方德如果想讓SOI工藝能夠逆襲，只能依靠中國企業(yè)和中國市場的幫助。對中國而言，這也可以兩條腿走路，分攤押寶FinFET的風險。

什么是FD-SOI工藝

SOI (Silicon-On-Insulator絕緣體上硅)是指絕緣層上的硅，是一種用于集成電路的供應(yīng)商制造的新型原材料。SOI技術(shù)作為一種全介質(zhì)隔離技術(shù)，可以用來替代硅襯底。FD-SOI就是在襯底上做文章，在晶體管相同的情況下，采用FD-SOI技術(shù)可以實現(xiàn)在相同功耗下使性能提高，或者在相同性能下，使功耗降低。

不過，相對于已經(jīng)廣泛使用的FinFET工藝，F(xiàn)D-SOI工藝則顯得非主流。原因之一就在于過去很難有廠商可以把SOI基體做到5nm，這使得SOI工藝的前途不明朗。而Intel和臺積電在硅襯底上能夠做出滿足要求的芯片，所以依舊使用硅襯底。臺積電市場份額巨大，而Intel有最好的技術(shù)，兩家選擇了FinFET，自然而然整個產(chǎn)業(yè)鏈就跟著走，于是FinFET就成為了主流，F(xiàn)D-SOI工藝則成為非主流。

國內(nèi)某公司的芯片采用了SOI工藝，該公司的工程先聲明“對工藝不太熟悉”之后，做出的評價是：我的體會是SOI工藝，功耗控制還不錯，但和臺積電和Intel的工藝相比不是主流，非主流的不利影響就是工藝發(fā)展慢，穩(wěn)定性弱。

廠商間的PPT大戰(zhàn)

雖然SOI工藝成為非主流，但是還是有自己獨到之處的。SOI工藝具有了較高的跨導、降低的寄生電容、減弱的短溝效應(yīng)、較為陡直的亞閾斜率，與體硅電路相比，SOI電路的抗輻照強度提高了100倍。在高溫環(huán)境下，SOI器件性能明顯優(yōu)于體硅器件。

根據(jù)格羅方德直接宣稱：22nm FD-SOI工藝功耗比28nmHKMG降低了70%；芯片面積比28nmBulk縮小了20%；光刻層比FinFET工藝減少接近50%；芯片成本比16/14nm低了20%。若是將制程提升到14nm，相對于28nm SOI會有35%的性能提升，功耗也會降到原來的一半。

在第五屆上海FD-SOI論壇上，格芯首席執(zhí)行官Sanjay Jha在自己的演講中直接給出了22nm FD-SOI和TSMC與英特爾的各項性能對比。根據(jù)PPT可以看出，格芯的22FDX技術(shù)相對于Intel的22FFL和臺積電的22ULP具有一定優(yōu)勢，而且22FDX技術(shù)已經(jīng)可以投產(chǎn)，而Intel的22FFL和臺積電22ULP要想投產(chǎn)還需要3-6個月。

成本過高是SOI技術(shù)過去的一項短板，其中原因之一就在于SOI的晶圓成本偏高，由于SOI工藝的非主流導致無法通過產(chǎn)量削減成本。不過，這并非無法補救，畢竟如果借助中國市場，并讓中國企業(yè)實現(xiàn)晶圓國產(chǎn)化，那么還是能在一定程度上削減晶圓成本的。而且SOI工藝還能削減設(shè)計成本，根據(jù)IBS首席執(zhí)行官Handel H.Jones給出的數(shù)據(jù)如下，設(shè)計成本主要包括，硬件設(shè)計和軟件設(shè)計。

Handel H.Jones認為，12nm FD-SOI的設(shè)計成本在5000萬-5500萬美金，而16nm的FINFET設(shè)計成本在7200美金左右，10nm FINFET設(shè)計成本在1.31億美金。就工藝成本而言，Handel H.Jones認為，12nm FD-SOI要比16nm FinFET成本低22.4%，比10nm FinFET低23.4%，比7nm FinFET低27%。不過，這些都是做PPT畫大餅，真正成本能否控制到這個水平就只有以后商業(yè)化量產(chǎn)了產(chǎn)能知曉了。

FD-SOI頗具市場潛力

FD-SOI在傳感器、射頻芯片和物聯(lián)網(wǎng)芯片方面頗具市場潛力。

在傳感器方面，由于整合于手機中的相機模組一直維持著相當固定的尺寸規(guī)格(通常是10mmx10mmx6mm)，不過在尺寸不變的同時，其性能與功能則持續(xù)顯著提升(從VGA單鏡頭到16Mp AF以及OIS 6鏡頭相機)，這就造成影像品質(zhì)和相機的尺寸的矛盾，而FD-SOI為CIS設(shè)計者提供了一個非常好的選擇，采用FD-SOI堆疊CIS恰恰能解決影像品質(zhì)和相機的尺寸的矛盾——堆疊的方式讓芯片設(shè)計者能使CIS制程發(fā)展僅專注于像素性能，而且采用FD-SOI方式堆疊，還可節(jié)省空間，從而實現(xiàn)更小型的相機模組。而這就是索尼和三星計劃量產(chǎn)CIS，并用使用FD-SOI晶圓制造ISP，以便與CIS共同實現(xiàn)芯片堆棧的原因。

在射頻芯片方面，RF-SOI技術(shù)更是能實現(xiàn)對GaAS技術(shù)的替代。由于采用RF-SOI可以在CMOS之上實現(xiàn)設(shè)備的堆疊，并克服Johnson 極限提高效率，RF-SOI可以達到高效與高功率，完全滿足LTE對射頻芯片性能的需求。而且采用RF-SOI可以使同一張硅芯片上可以實現(xiàn)更多邏輯與控制的集成，這就避免了采用GaAS技術(shù)必須采用單獨芯片控制GaAS芯片的情況。正是性能滿足需求，而且在成本、集成度上的優(yōu)勢，RF-SOI已經(jīng)在手機射頻芯片的斬獲80%-90%的市場份額，即便由GaAS壟斷的PA市場，將來也很可能會有RF SOI的一席之地。

此外，由于物聯(lián)網(wǎng)、5G通信、人工智能的興起，F(xiàn)D-SOI在某些方面具有 FinFET工藝所不具備的優(yōu)勢。以SOI技術(shù)在物聯(lián)網(wǎng)方面的應(yīng)用為例。物聯(lián)網(wǎng)應(yīng)用要求這種技術(shù)必須能夠在單一芯片上集成多種功能，同時維持較低的能耗。而如果采用傳統(tǒng)的主流工藝，很難實現(xiàn)預(yù)期的效果，或者是需要很高的成本。但是采用28FD-SOI之后則能夠在實現(xiàn)功能的基礎(chǔ)上，保持較低的功耗，甚至是實現(xiàn)5G連接也不在話下。在經(jīng)歷了14-8nm的發(fā)展之后，從7nm開始，將會進入EUV的時代。在工藝進步放慢，采用最新工藝的成本大幅提高后，追求性能、功耗、成本的平衡將成為越來越多IC設(shè)計公司的選擇。因此，SOI工藝在物聯(lián)網(wǎng)、5G通信方面有大展拳腳的潛力。

結(jié)語

雖然SOI在一些領(lǐng)域具有不錯的前景，但FinFET依舊是目前的主流，主動選擇SOI工藝的客戶相對而言并不多，市場接受度也不高。不過，如果能在中國建立完善的產(chǎn)業(yè)鏈，SOI依靠中國崛起還是有機會的。

特別是像格羅方德公司從AMD剝離之后一直虧損，而像Soitec公司日子過的也不好，因而具有相對較高的技術(shù)轉(zhuǎn)讓意愿，畢竟老外也是要吃飯的，空守著技術(shù)把自己餓死，資本家還沒這么高的覺悟。

事實上，中國似乎在同時走FinFET和SOI兩條技術(shù)路線，在中芯國際和比利時微電子研究中心聯(lián)手研發(fā)14nm FinFET工藝的同時，積極布局SOI技術(shù)。在成都投資90億美元與格羅方德成立了合資企業(yè)格芯半導體公司，引入22nm SOI工藝；上海硅產(chǎn)業(yè)投資有限公司收購法國Soitec 14.5%的股份，極有可能是瞄準Soitec掌握的FD-SOI基板技術(shù)以及其擁有的3600項專利；國內(nèi)華虹宏力已經(jīng)掌握了0.18um 200mm的RF-SOI量產(chǎn)技術(shù)，而且在成本上還優(yōu)于GaAS，具有較強的商業(yè)競爭力；國內(nèi)龍芯的3A3000就采用了28nm SOI工藝，正在研發(fā)的3A4000芯片的工藝同樣為28nm SOI。

總而言之，在FinFET已經(jīng)占據(jù)主流地位的情況下，SOI要想崛起只能依靠中國。

2017-09-29  來源：證券市場紅周刊

文章關(guān)鍵詞： 韋爾半導體  香港華清電子(集團)有限公司  集成電路工藝